Сгенерировать синтаксическое дерево для Verilog

Анализирует предоставленный исходный код Verilog для создания представления абстрактного синтаксического дерева (AST) в JSON

Is Coming Soon...