Analizuje dostarczony kod źródłowy Verilog w celu wygenerowania reprezentacji abstrakcyjnego drzewa składni (AST) w JSON