Generer syntakstre for Verilog

Parserer den gitte Verilog kildekoden for å generere en abstrakt syntakstre (AST) representasjon i JSON.

Is Coming Soon...