Genereer een syntaxisstructuur voor Verilog

Parseert de geleverde Verilog broncode om een abstracte syntaxisboomweergave (AST) te genereren in JSON