Genera un albero di sintassi per Verilog

Analizza il codice sorgente Verilog fornito per generare una rappresentazione astratta dell'albero della sintassi (AST) in JSON