Générer un arbre syntaxique pour Verilog

Analyse le code source Verilog fourni pour générer une représentation d'arbre syntaxique abstrait (AST) au format JSON