ایجاد درخت نحو برای VHDL

تجزیه کد منبع VHDL ارائه شده را برای تولید یک نمایش درخت نحوی انتزاعی (AST) در JSON تجزیه می کند