ایجاد درخت نحو برای Verilog

تجزیه کد منبع Verilog ارائه شده را برای تولید یک نمایش درخت نحوی انتزاعی (AST) در JSON تجزیه می کند