Generar árbol de sintaxis para Verilog

Analiza el código fuente Verilog proporcionado para generar una representación de árbol de sintaxis abstracta (AST) en JSON

Is Coming Soon...