Generer syntakstræ for Verilog

Analyserer den medfølgende Verilog kildekode for at generere en abstrakt syntakstræ (AST) repræsentation i JSON